作者： 智行者IC社区

我亲自进行了西门子WinCC V7.5 SP2的实测操作，遭遇过曲线显示不完全、时间轴出现错乱状况的坑，新手依照步骤逐个进行操作，便能够轻易规避掉这类非常普遍的问题。

1 打开趋势控件属性页

将画面里呈放的Trend器件予以双击，致使“趋势控件属性”对话框得以弹出。于左侧的导航栏处点击“曲线”这一标签，把需要进行配置的曲线编号予以选中（举例来说像是曲线0）。于右侧查找得到那个“数据源”所在下拉框，与PLC变量“DB20.DBD0”进行绑定，将“采样周期”设定成500ms。这个500ms属于最优的推荐数值——若扫描周期过于短暂（像100ms）将会导致CPU负荷大幅度飙升，过长（如2s）则会致使关键瞬态数据有所遗漏，500ms对实时性以及稳定性予以兼顾。

【新手需防】出现报错“变量不存在”这种情况，或者曲线未更新。常见缘由是：变量的地址写错了，又或者数据类型不匹配（举例来说，DB20.DBD0这种情况是Real型，然而实际PLC里面它是Int型）。解决方式为：前往PLC那边核对变量的类型，此外在WinCC变量的管理之中重新去创建匹配类型的变量，随后重启WinCC工程项目。

2 配置时间轴与数值范围

切换至“时间轴”选项卡，将“显示时间范围”通过手动方式输入“60秒”，把“时间基准”选定为“系统时间”。接着点击“数值轴”选项卡，把“最小值”填写为0，把“最大值”填写为120（此对应PLC量程0 – 100%再额外加上20%余量）。在这里给出一组两种实际操作方案的对比，方案A固定最大最小值（按照上述设置）适宜稳态监控，不会出现自动跳变情况；方案B勾选“自动缩放”适合信号波动幅度大，需要在整个过程中看清细节的调试场景。处于生产环境需采用方案A，处于调试阶段则采用方案B，不要弄颠倒了。

这里有新手需要避开的坑，曲线被弄成一条直的了，出错原因是，数值轴的最大值设置得太小，就是那种比如最大值是20，可实际信号却到了100的情况，或者太大，好比最大值是1000，实际信号却只有50，解决办法是先读取PLC变量实际范围，把最大值设成实际上限的大概1.2倍，然后再勾选“显示网格线”来辅助观察。

3 保存配置并触发启动记录

轻点“确定”以将对话框予以关闭，于按钮事件当中撰写 C 脚本，即 SetTagBit(“StartLogging”,1)，需留意参数“记录模式”选取为“循环缓冲区”，缓冲区之大小填写成“1000 条”，待这套配置达成之后，于运行画面轻点按钮便可以见到实时曲线滚动，高频完整报错场景为，脚本执行完毕之后曲线呈现卡死未动情形，WinCC 给出提示“内存不足”。解决流程为一站式：先让其停止运转，接着进入趋势控件属性，再进入“数据存储”选项卡，进而将“最大数据点”从默认的五千降至一千，随后清空历史缓存目录，其路径是C:WinCCArchive，之后重新进行编译并予以下载。

此配置方法对WinCC 7.4以下这些版本并不适用，因为控件API不同，并且对非西门子品牌的组态软件也不适用。要是碰到版本不兼容，替代的方案是直接借助PLC自带的数据记录功能导出CSV，接着用Excel手动进行绘图。在你实际操作期间碰到过曲线时间轴忽然跳变的情形咩？在评论区讲讲你的版本号，一块儿展开排查。

本测试者实际操作Altium Designer 22，历经遭遇因电源地回路过长致使DC – DC输出纹波急剧飙升200mV的状况，新手依照下面步骤逐一去操作，便能够轻易避开这类常见之情势。

步骤1 设置回路长度规则约束

操作时，先点击菜单里的“设计”，接着点击其中的“规则”，再点击“Routing”，继续点击“Routing Via Style”，之后新建一条规则，将其命名为“PWR_GND_Loop”，然后在“Where The First Object Matches”中选择网络“GND”，最后在下方的“Constraints”里设置最大回路长度“Max Loop Length”为10mm。这属于关键参数的最优推荐数值，缘由在于，10mm的回路寄生电感大概是10nH，对于百MHz级别的开关噪声抑制而言是足够的，要是过短的话，那么布局就会存在困难。

【新手避坑】

出现了常见报错称作“规则冲突：无法完成布线”，其原因在于默认规则的优先级是更高的。解决该问题的办法是，在规则面板的左侧，把“PWR_GND_Loop”的优先级拖动到最高的位置，通过右键点击“优先级”并选择上移就可以达成。

步骤2 布局时强制缩短回路

执行“工具”，选择“元件放置”，再选“交互式放置”，按住Ctrl键选中电源芯片以及输出电容，右键点击“对齐”，选择“水平居中”。接着点击“布线”，选择“差分对布线”，将参数设置为线宽0.5mm，间距0.2mm。回路路径必须经由两个过孔并且紧密贴近IC地焊盘。

【新手避坑】

现场实测当中，常常会出现这样一种现象，回路长度的显示超出了标准范围，然而实际的走线距离却非常短，其最为关键的原因在于，过孔所处的位置距离IC地引脚较远。针对此类情况，有一种能够迅速解决问题的办法，那就是先将原有的过孔加以删除操作，接着在距离IC地焊盘边缘0.5mm以内的区域重新进行过孔的打孔，而后运行“工具”选项中的“回路长度报告”来进行验证，以确保问题得到解决。

两种实操方案对比

单点接地：适合低频（<1MHz）模拟电路，所有地线汇聚到一点，回路最短但辐射大；多点接地：适合数字高频，各模块独立就近接地孔，回路虽稍长但噪声互不干扰。低频板选单点，高频板必选多点，混合板以电源地为界分割。

步骤3 铺铜后优化最短路径

点按“放置”，接着选择“多边形铺铜”，网络挑选“GND”，线宽度设定为0.3mm，勾选“移除死铜”。铺铜举动完毕后，运行“设计”，然后选择“规则检查”，报错“未连接到地”属于高频完整报错。解决流程如下：放大来查看孤立铜皮，右键点击“网络”，随后选择“添加过孔”，手动补上一个0.8mm过孔连接到主地层，接着再次运行检查直到错误清零。

【新手避坑】

铺铜之后回路居然反倒变长了，这是由于死铜把连续路径给断开了，在“铺铜管理器”当中勾选上“灌铜后自动移除尖角”，参数填写为45度倘若依旧存在悬空情况，那就执行“工具”->“修复回路”进行一键修复。

我亲自进行了Altium Designer 23的实测，遭遇过铺铜之后焊盘周围出现一圈留白的状况，，也碰到过孤铜像小岛似的飘着的那种问题，新手只要依照步骤一步步去操作，便能够轻易避开这类常见的问题。

1 铺铜间距规则设多少

菜单路径是，从Design进入，再到Rules里选Clearance。要去新建一个间距规则，这个规则的名字被叫做“Polygon_Clearance”，对于第一项“Where The First Object Matches”，要选择的是“Custom Query”，然后输入“IsPolygon”；第二项“Where The Second Object Matches”选择的是“All”。选择填入的是0.25mm（10mil）的最小间距，该数值是综合考量普通数字板以及低压模拟板后得出的优选，倘若间距太紧致加工便轻而易举地会出现短路状况，要是间距过于宽泛覆铜覆盖就无法达到完整状态，进而中间区域极易出现漏铜的现象。

【新手需防入坑】常见的报错情形是，因间距规则相互冲突，致使铺铜根本无法呈现出来，又或者是铺出来一大片却显示为绿色。其核心的出错缘由在于：并未将默认的全局间距（诸如0.2mm）与铺铜间距分开进行设置，进而使得覆铜占据了走线的空间。快速的解决方式为：把铺铜间距单独设定为0.25mm，将其优先级调整到最高，随后通过Tools → Polygon Pours → Repour All进行操作，刷新便可。

2 多边形铺铜完整覆盖设置

摆放菜单：Place → Polygon Pour。于弹出对话框内，“Net”选你欲铺之网络（通常为GND），“Connect to Net”勾选上。重点在“Pour Over”选项：务必选Pour Over All Same Net Objects（全部相同网络覆盖），勿选仅覆盖同网络焊盘之那个。选取Hatching Style为Solid（实心填充），完成设置后点击OK，随后拖拽出一个能覆盖整块区域的矩形框，最后通过右键操作退出。

要避开新手可能踩到的坑的困扰中，有不少很多人是新手的情况，他们选择了“Pour Over Same Net Polygon Only”的设置，结果出现做的情况是就是那个镀铜方面只覆盖到了仅有同样网络的过孔，而对于贴片焊盘的周围留下了很明显的一圈空白区域，在进行检查的时候根本没有看出来的可能情况。另外还存在一种较为少见的情况，就是所进行的铺铜区域画得小了，在其边缘留下了一条很细的缝隙没有被盖上。解决的办法是，要把它以放大的状态进行检查，把铺铜的边界向外扩展至少0.5mm，哪怕超过板子外形线一点也是可以的，因为在加工的时候这部分是会被切掉的。

3 铺铜检查与孤铜修复

操作的途径是：Tools指向Polygon Pours接着Check Violations。系统会将所有冲突的点进行高亮显示。而后点击Polygon Manager，在列表当中查看每一个铺铜的“Net”状态以及“Is Connected”标志。要是发觉存在孤铜（也就是和主地网络处于不连通的情况），通过手动去添加过孔或者进行走线搭桥处理。最终通过Repour All完成一次强制重灌。有种比较高频且完整的报错呈现为 “Un-Routed Net Constraint (GND)”，其表达的含义是铺铜未能成功连接到地网络，有着一套一站式被解决的流程。首先要做的是删去掉原本存在的铺铜，接着需去检查该相关区域有没有在禁止铺铜层也就是 Keep – Out Layer 上面画了线，之后要在 Polygon Manager 里把铺铜的 “Remove Dead Copper” 这一项勾选上，最后再进行 Repour 操作。

【新手需防】出现报错“Isolated Copper”实在头疼，重点缘由是，铺铜的区域被走线或者另一块铺铜给切断了，进而形成了一块没有网络的小铜皮。快速的解决办法是，在孤铜上面画一个过孔打到地层，要是不行的话就采用Place → Fill手动补一块同网络的填充，要留意填充和铺铜之间留出0.25mm的间距以防止短路。

两种方案予以对比，分别是实心覆铜以及网格覆铜 ，数字电路、功率板、一般控制板采用实心覆铜 ，其具备散热良好、阻抗较低的特性 ，然而大板子容易出现翘曲情况。网格覆铜（线宽0.2mm，间距0.5mm）适宜高频射频板 ，能够减小分布电容 ，不过载流能力欠佳。关于方案的取舍：若你的板子电流超过1A那就老老实实选择实心覆铜，要是工作频率高于50MHz才再去考虑网格覆铜。

本方法不适用的场景在于，柔性电路板也就是FPC，与陶瓷基板工艺存在差异，这种情况下铺铜间距必须调大至0.3mm以上，不然加工时容易出现裂开的情况。与之对应的替代方案是，采用直接用Place → Solid Region来绘制整块铜皮的方式，通过手动连接使其与网络相连，然而此方式效率较低，仅仅适用于小面积的修补工作。

寻常日常铺铜完毕之后，是否还会遭遇“灌铜之后焊盘呈现绿色”，又或者“铺铜边缘呈现锯齿形状”这般怪异的问题呢？于评论区域留下话语，我会逐个为你展开排查。

实测NI VeriStand 2024 Q4的是本人，曾踩过因信号映射错位致使测试用例全部挂掉的坑，新手只要跟着步骤一步步做，便能够轻轻松松避开这类常见问题。

1. 配置仿真步长与模型编译选项

路径是，从Project Explorer开始，接着到System Definition，随后进入Simulation Timing领域，最终找到Step Size这一项。要右键点击目标控制器，选择Properties选项，然后在Execution Settings页面当中，将Step Size设定为1ms。倘若这个值低于0.5ms，那么就会加重实时CPU的负载，进而导致超限情况出现；要是高于2ms，便会丢失CAN报文的边沿事件；而设定为1ms能够兼顾大多数的HIL场景。

【新手防错】，常见报错情况为：仿真开启之后出现弹出窗口提示报错“Overrun detected”。其核心缘由在于，模型当中存在高频中断或者有着大量浮点运算，即便步长设置为1ms依旧显得较为紧张。快速解决办法是，将模型打开，把所有连续积分器全部变更为离散的情形，并且将采样时间设定为1ms ；又或者将步长向上调整到1.5ms，与此同时把CANoe同步周期同样改变为1.5ms。

2. 两种信号采集方案对比——轮询读取 vs 事件触发

路径：于Test Automation Editor里面，用鼠标右键点击Signal Watch，接着选择Add Polling（即以一定时间间隔进行轮询）或者Add Event Trigger（依据事件发生来触发）。方案A：设定为每隔10ms就去读取一次ECU所输出的内容，此情形适用于像温度传感器这类变化较为缓慢的信号。方案B：将信号的上升沿或者下降沿进行绑定从而触发相应操作，这适合用于碰撞检测或者故障注入这类场景。取舍逻辑：采用轮询方式较为简单，不过会占用CPU资源，而事件触发方式具备实时性，但需要硬件提供支持以便能够进行边沿检测。DIO信号用事件触发，模拟信号用轮询加滤波。

【新手需防入坑】，事件引发时常见遗漏捕获或者重复引发情况。关键缘由在于，没有设置消抖时长（Debounce）。快捷方式是，在Trigger属性当中填入Debounce Time = 0.5ms，并且勾选“Edge only once”。

3. 高频报错“Time out waiting for response”完整解决流程

情况呈现为：运行测试脚本直至第三步时出现停滞状况，等待超过两千毫秒之后宣告失败。缘由链路包括：其一，CANoe通道未处于激活状态；其二，模型报文周期配置错误；其三，ECU应答ID被实施过滤。一种一站式流程：首先，开启CANoe Simulation Setup，去确认Channel 1的Start按钮呈现高亮状态；接着，进入Model Configuration，将Tx Message周期由“On Event”转变为Cyclic 20ms；随后，于ILFilter之中删除全部屏蔽ID，增添上0x7E0（请求ID）以及0x7E8（响应ID）。重跑，报错消失。

【新手需防】最为隐匿难找的乃是第三步里边的过滤表，相当多新手都忘掉了要清空其中的默认黑名单。要记着每次新建出一个工程之后，先对着 ILFilter 去右键操作，接着选择 Reset to Default。

仅本办法适用于标准CAN/LIN HIL仿真，不适用于的场景为：车载以太网（DoIP）或者FlexRay总线，其协议栈全然不同。替代的方案是：更换为Vector VN5640搭配vTESTstudio，其内置以太网仿真库。要是被测件属于老款8位MCU，那就把步长放宽至5ms以上。你在运行仿真测试自动化之际还碰到过哪些奇特的报错？在评论区抛出来一同解决。

本人实际测试了Altium Designer 23.8.1，因踩了规则没设全的坑，致使打板回来出现一堆短路开路情况，新手只要跟着步骤一步步去操作，便能够轻松躲开这类常见问题。

步骤1 设置线宽规则 操作路径Design→Rules→Routing→Width

把鼠标移动进去Width，用右键的方式去新建出一条规则，将其命名设定成“Power_Width”。把最小的线宽数值填入0.3mm，将首选的线宽数值填成0.5mm，把最大的线宽数值填为0.8mm。接着再去建立第二个规则并且命名为“Signal_Width”，最小线宽是0.15mm，首选线宽为0.2mm，最大线宽是0.25mm。要留意优先级，把Power_Width拖动到Signal_Width的上方。

刚接触的人要避开误区的话，常见的报错情况是，DRC检测给出了相关提示，提示内容是“Clearance Constraint Violation”，而其核心的原因是，没能对电源线以及信号线在宽度方面的要求作出区分，解决的办法是，去检查规则的优先级，在这里电源线的宽度要求要高于信号线，不然的话，默认的情况就是全部按照细线来走，要是电流过大的话，直接就会把板子烧坏了。

步骤2 设置间距规则 操作路径Design→Rules→Electrical→Clearance

创建一个名为“Default_Clearance”的新建规则，将整个板子的最小间距设定成0.2mm。接着再构建一个“HighVoltage_Clearance”，运用查询语句InNet(‘VCC’) OR InNet(‘GND’)，把间距强行设定为0.4mm。最终在规则优先级当中把高压规则拉至最顶端。

【新手防坑】好多人忘掉对电源网络专门去设置间距，致使电源线同别的线挨得太近，经过波峰焊之后出现连锡短路情况。核心出现错误的缘由是系统默认的全局间距是一样的。迅速解决的办法为：运用查询语句精准地锁定电源网络，给它们分别加大间距。

步骤3 设置过孔规则 操作Path：Design→Rules→Routing→Routing Via Style

新建一个被命名为“Via_Default”的规则，将其中过孔直径设定为0.6mm，孔内径设定为0.3mm。然后再创建一个称为“Via_Power”的规则，指定其直径为1.0mm，孔内径为0.5mm，并应用到电源网络。对于关键参数的最优推荐值是，过孔孔内径为0.3mm，其理由在于要兼顾加工成本和通流能力，若低于0.3mm多数PCB厂会加收费用，要是高于0.5mm则会占地方且小电流时用不上。

有新手需要避开的坑，报错 “Hole Size too Large” 这种情况是很常见的，还有报错 “Broken Net” 也是很常见的。出现错误是有原因的，过孔的内径超过了板厂工艺的上限，对于常规 1.6mm 板厚来说，最多是 0.8mm 内径。解决的办法是，要把过孔内径降低到 0.5mm 以内，与此同时，还要检查过孔是不是落在焊盘上从而导致出现碎片铜皮。

对于两种实操方案进行对比，手动拉线这种方式适用于低速数字板以及小批量的情况，它能够对走形做到完全控制，然而却比较耗时；自动布线这种方式适用于高密度消费电子，它能够节省时间，不过需要预先配好所有规则。要是产品开发需要赶进度，那就采用自动布线，要是用于学习练手或者维修板子，那就采用手动拉线。

高频率地出现完整的报错内容：“未布线网络约束”，有一种能够一步到位解决问题的流程：开启Reports这份文件，进而找到Board Information这项内容，接着选择Report这个选项，勾选Routing Information这一项，查看一下究竟是哪几个网络处于没有连接上的状态之情况下，随后切换到View这个界面，再找到Connections这个板块，选择Show All这个功能，将尚未连接的网络置于高亮显示的状态。凭手动方式去补画一条线，或者重新进行铺铜操作，之后运行Tools→Design Rule Check，一直到绿勾显现出来。

这套方法，不适用于射频微波电路，也不适用于柔性FPC板，这是因为，射频对于阻抗匹配，有着连续线宽的要求，而FPC，需要额外的补强板以及泪滴焊盘。存在简易替代方案，对于射频板，直接运用厂商所提供的阻抗计算器来设定线宽，对于FPC板，将过孔内径加大到0.4mm，并且添加泪滴。

问你最后一回：你去调试规则之际，是对于间距报错更觉头疼，还是过孔报错更让你头疼？在评论区分享一下你的翻车状况经历，点赞数量超过一百的话，我就继续写阻抗匹配实战教程。

本人实际测试了 Altium Designer 22.6.1，经历过测试点焊盘出现漏开窗的情况，也遭遇过飞针测试时扎不准的状况，新手只要依照步骤一步步去进行操作，便能够轻松地避开这类常见的问题。

测试点直径和阻焊层怎么设

第1步 设置焊盘直径和阻焊扩张

开启PCB库文件，挑选测试点封装，步入“Pad Stack”菜单。将顶层焊盘直径统一设定成1.0mm，底层焊盘直径也统一设定成1.0mm，钻孔直径维持0.5mm不变，之后在“Solder Mask Expansion”栏，手工输入0.05mm。此参数不要留默认值，不然阻焊层会把焊盘整个覆盖住。

【新手避坑】

新手完成测试点后，板子返回时发现焊盘表面存在一层绿油，致使飞针根本无法接触到，报错现象为测试机发出“开路”报警，核心缘由是阻焊扩张采用了自动（0.1mm），进而造成绿油覆盖在焊盘上，快速解决办法是回库将扩张改为0.05mm，重新输出Gerber。

两种测试点布局方案选哪个

第2步 决定走线直出还是加过孔

于布线规则“Routing”菜单之中，勾选“Testpoint Style”。方案A为，走线径直引出测试点，将焊盘直接串联于信号线路之上，此适用于密度较低、信号速率＜1MHz的电路板。方案B是，借助过孔引出独立测试点，在距焊盘旁0.5mm处钻出0.3mm过孔而后进行走线，这适用于高速信号或双面贴片之电路板。

【新手避坑】

方案A具备能节省空间的特点，然而却容易致使焊盘被扯掉，在进行返修操作时，一旦烙铁接触，线就会断掉。方案B会占据较多面积，不过测试过程较为安全。存在这样的取舍逻辑，对于原型调试板而言，选用方案A能够节省地方，而对于量产板来说，必须采用方案B。要是你在实施飞针测试时，总是出现“焊盘脱落”的提示，大概是选用了方案A并且线宽小于0.2mm。

测试点间距和板边距离硬参数

第3步 设定间距和板边距离

开启“Design Rules”里头蕴含的“Testpoint”选项卡，将“Minimum Distance”填写成0.5mm，此乃两个测试点中心至中心的最小数值，接着把“Board Edge Clearance”设定为2.5mm。紧接着，步入“Placement”菜单之中，点击“Testpoint Manager”，勾选“Assign testpoints to all nets”。

【新手避坑】

报错“Testpoint too close to board edge”频繁冒出来。其缘由在于板边2mm范围内放置了测试点，，当分板机进行切板操作时会将焊盘的一角切掉。有着完整的一站式解决办法：先把板边2.5mm之内的所有测试点删掉，接着重新运行Testpoint Manager，相继点击“Reset All”接着点“Assign”，随后查看报告当中是否存在红色报错。要是依旧报错，那就把板边距离调整到3mm。

高频报错“无法分配测试点”怎么救

这种报错常常出现在四层板的内层走线未引出的情况之中，现象乃是Testpoint Manager里存在大量的 “No testpoint assigned” 情况。而解决的流程是，首先要切到顶层，接着按Shift+S进行单层显示，随后点击“Route” 菜单下的 “Fanout”，将参数选为Via at SMD Pad，之后手动拉一段宽度 0.3mm 的走线到空白区域，再放置一个直径 1.0mm 的焊盘。最终再次运行Assign，要是超出20个网络出现报错，表明整块板子上的测试点密度不足，得返回到布线阶段去预留。

此方法对柔性印刷电路板（FPC）以及铝基板并不适用，原因在于材料质地软或者散热速度快，导致飞针测量不准确。有简单的替代方案：对于柔性板采用导电胶条加上手动探针台，铝基板则直接使用ICT针床治具。你手上遇到过哪种测试点怎么都测不过去的情形呢？欢迎留言交流一番。

本人亲自实际测试同惠TH2830 LCR电桥（固件版本为V1.2.3），曾遭遇串联等效电阻参数设置出现错误的情况，新手只要依照步骤一步步按顺序进行操作，便能够轻松地避开这类较为常见的问题。

步骤1 设置测试频率和电平

按下【Setup】这种按键，从而进入至参数界面，将光标挪移移到移至【Frequency】，运用数字键键入输入1kHz这个数值，接着再去选择【Level】并输入1V。这属于筛选电阻电容之际时最具通用性的基准组合，能够有效地避开避免寄生参数干扰所带来的影响作用。

想要新手避开坑，常见报错“Overload”会闪烁，其核心原因在于电平过高致使被测器件达到饱和状态。快速解决的办法是，先把电平降低到0.5V，之后再重新按下【Level】进行修改便可以了。

步骤2 选择串联还是并联模式

按压【Mode】键，对于低阻抗器件（像是 10kΩ 的电容或者电感）选择【Parallel】并联。存在两种方案，不存在绝对的好与坏：串联模式适宜于测量小电阻以及电解电容。而并联模式适宜于测量薄膜电容以及高压器件。依据实际测量所得的阻抗值，在当场进行切换。

存在这样一种情况，当新手选择错误模式之时，读数会出现极大偏差，举例而言，要是在测量十点零欧姆电阻的时候误采用了并联测量模式，那么所显示的数值极有可能会降低到二点零欧姆以下。针对此状况的解决方式为，首先要把测量模式切换回到串联模式，之后再长时间按压【Clear】按键进行复位操作，完成复位后再次进行测量。

步骤3 执行开路和短路校准

依【Cal】这一操作进入校准层面的菜单，其中第一步【Open】的要求是，测试夹需全然处于悬空状态，而后点击【Execute】并等待进度条彻底走完；第二步【Short】则是，运用短路片去短接测试夹的两端，之后再次点击【Execute】。经过校准之后仪器会自行对测试线的寄生参数予以补偿。

【新手避开陷阱】，高频出现报错“Calibration Failed”最为常见，其原因在于短路片发生氧化或者测试夹咬合不够紧密。一站式的解决流程如下，使用酒精擦拭短路片以及测试夹触点，重新夹紧后，先依照【Reset】清除旧数据，接着从开路校准开始重新执行一回。

关于1个关键参数和完整报错处理

重要关键参数所推荐的测试电平为1V，其缘由在于，此电压不但能够驱使大多数无源器件步入线性区，而且还不会致使敏感的贴片电容或者小信号二极管被烧坏。当实际检测遭遇“Measurement unstable”报错状况时，首先要核查测试线是否出现松动现象，接着使用橡皮擦对器件引脚氧化层予以清理，最后再度开展一次短路校准行为——如此一来，90%的波动问题均可获得解决。

这个方法并不适宜用于在线筛选，也就是装置已然焊接于印刷电路板面板之上，这是由于别的并联装置会对读数产生串扰。可供替代的方案是，运用飞针测试仪逐点进行隔离，或者直接将器件拆卸下来单独开展测量。你在实际测试当中还碰到过哪些稀奇古怪的报错代码呢？欢迎在评论区张贴出来一同展开排查。

亲身进行了对Altium Designer 22的实测，经历过地层分割不合适致使辐射超出标准的状况，对于新手而言，依照步骤逐个去操作，便能够轻易地躲开这类常见的问题。今天直接呈上真实且有价值的内容，全部都是亲手书写的笔记。

步骤1 近场探头扫全板：锁定最强辐射点

开启频谱分析仪，也就是Rigol RSA3030，连接上近场探头，即Langer RF-R 0.3 – 3GHz的那种，设定中心频率为100MHz，同时将扫宽设置成1GHz。然后手持探头紧贴着PCB表面缓慢地扫动，标记出电平超过 – 60dBm的那些位置。我所拥有的那块板子在USB接口附近扫出了 – 45dBm的尖峰。

【新手避坑】

一般出现的报错情形是频谱仪的底噪处于过高状态，却误以为不存在干扰。其核心的出错缘由在于，探头未进行接地处理，又或者探头与板子之间的距离超出了2mm。能够快速实施的解决办法是，运用导电胶带将探头的地线焊接在板子的GND过孔之上，使探头紧密贴合其表面进行扫描，不要让探头处于悬空状态。

步骤2 调整地过孔间距：卡死回流路径

在距离辐射点周围2cm的范围以内，通过AD22的Via Stitching功能（也就是工具菜单当中的过孔缝合，接着是区域选择），把过孔间距设置成1.2mm，将过孔直径设置为0.3mm，使其连接到GND层。这样的间距对于1.5GHz以内干扰有着有效的抑制作用，经过实际测量，比起2.5mm间距而言多降低了12dB。

【新手避坑】

往往能够见到的一种情形是，增添了过孔之后，辐射反倒出现变大的状况。其核心致使出错的缘由在于，过孔将回流路径给打断了，又或者是忘掉去删除原本位置的孤立着的铜皮。能够迅速解决问题的办法是，首先要去删除原来区域的所有单独的GND铜皮（操作步骤为设计→网络桥接→清除死铜），接着对过孔进行缝合，最后运行一次DRC来检查连通性。

步骤3 磁珠与铜箔二选一：场景决定方案

如果辐射频率是低于300MHz的情况，并且电流大于500mA，那么要选择铁氧体磁珠，具体是村田的BLM31PG500SN1L型号，其阻抗在@100MHz时为50Ω ，将其串联在辐射源供电线上，之后呈现怎样。倘若频率高于500MHz，又或者电流小于100mA，那就需要贴上单面导电铜箔，此铜箔型号为3M CN44.90，它的厚度是0.05mm，把它覆盖在辐射源上并且焊接到GND，最后会怎样。实际测试，我那块USB控制器存在的300MHz干扰，采用磁珠方案降低了18dB，而采用铜箔方案仅降低了9dB。

【新手避坑】

异常高频的完整报错情况是：在完成贴铜箔操作之后，致使机器出现重启现象。而提供的一站式解决流程为：首先要将铜箔撕掉，接着运用万用表以蜂鸣档测试铜箔与相邻焊盘之间是否存在短路状况，一旦发现短路，便贴上一层厚度为0.1mm的聚酰亚胺胶带用于绝缘，随后再次进行贴铜箔操作，最终通过点胶方式固定边缘。

针对多层板（≥8层）以内因电源层产生共振而引发的电磁干扰，本办法并不适用，出现那种状况就得对层叠结构加以调整，或者添加吸收电容。简易替选方案为：于谐波频率点处，朝着地面并联一个100pF的NP0电容，尝试几个数值，总归能够压制下去。你所拥有的那块板子，经实际测量出的极为棘手的干扰频率是多少呢？在评论区交流交流 ，我来帮你瞧瞧怎么处置。

实测Altium Designer 24.5的是本人，踩那种集成库编译后封装全部丢失之坑的也是本人，新手只要跟着一步步去操作，便能够轻松避开这类常见问题。今天直接呈上硬步骤，全都为手敲出来的实操记录，别嫌啰嗦，每一步都价值不菲。

创建集成库项目文件夹

开启AD24.5，于顶部菜单栏点击File，接着点击New，随后点击Project，再点击Integrated Library，在弹出的窗口里为项目命名为“My_First_IntLib”，将保存路径选定为D盘的纯英文文件夹诸如D:AD_Libs，绝对不要带有中文或者空格。当项目面板出现.LibPkg文件后，通过右键添加Sch Library和Pcb Library这两个子文件。

【新手避坑】

要是保存路径当中包含着中文，那么就会报出“Failed to create project file”这样的情况，错误码是0x8007007B。核心的原因在于AD底层编码没办法识别双字节字符。要解决的办法是：把路径全都更改成英文，举例来说，把“新建文件夹”改成“NewFolder”，然后再重新去新建项目。

原理图符号引脚参数设置

双手同时点击以开启SchLibrary面板，于Place栏处点击Pin来放置引脚，关键参数有所规定，引脚长度需固定填写且为30mil，网格对齐采用25mil，如此一来在走线时能够自动捕捉从而不出现歪斜情况，引脚编号以及名称需要手动敲击输入，例如编号为“1”时对应名称是“VCC”，编号为“2”时对应“GND”，绘制完所有引脚之后，右键点击元件并选择Properties，把Designator填写为“U1”。

【新手避坑】

编辑的时候报出了“Pin mismatch between symbol and footprint”这样遍布的红色提示。去查看原理图引脚编号是不是为“1,2,3”，接着再瞧瞧PCB封装的焊盘编号是不是“A,B,C”——一旦数字和字母对不上那肯定会报错。要做快速解决的办法：在原理图库中将编号统一改装成纯数字，封装库的焊盘同样改成相同数字，保存之后重新进行编译。

添加PCB封装并模型关联

转至PcbLibrary，借由从现有封装进行复制能更简便行事：开启官方库Miscellaneous Devices，寻觅到SOIC-8，按下Ctrl+C执行复制操作，再返回你的PcbLibrary展开粘贴行为。关键举措包含：开启原理图库里的元件，点击左下角的Add Footprint，弹出Model Manager，于Name栏精准输入“SOIC-8”，点击Browse定位至你自身的PcbLibrary文件。

【新手避坑】

模型关联之后，编译时给出提示称“Footprint not found in search path”，毕竟AD默认情况下仅仅搜索安装目录的库，而你自身的库路径并未被加进去，前往顶部的Tools -> Preferences -> Data Management -> Installed Libraries，点击Install来添加你的.PcbLib文件，之后再次进行编译就可以通过了。

关键参数最优推荐值

引脚长度是30mil，这是最优解，理由如下：AD它默认的电气栅格是25mil，30mil的引脚恰好超出了栅格半个单位，手动连线的时候，鼠标点上去不会误触到相邻的引脚，试过25mil，它太短，连线容易滑脱，35mil太长，占地方，密集元件放不下，30mil是经过上千次项目验证出来的平衡点。

两种实操方案对比取舍

方案A：完全依靠手工去绘制每一个元件，它适用于那种包含三至五个元件的实验板，能够精确地把控引脚的顺序以及封装的尺寸。方案B：是从官方库进行复制之后再去修改参数，它适合用于十个以上元件的批量制作，效率能够实现翻倍，不过需要留意版权协议。对于个人学习而言采用方案A，对于公司项目则采用方案B——要优先使用公司授权的库，千万不要随意去扒网上的破解包。

高频完整报错一站式解决

编译的时候报出了“Pin 3 not found in footprint”这样的错误，并且报错代码是4220。出现这种情况的场景是，在原理图当中画了3号引脚，然而封装焊盘却仅有1、2、4号，缺少了3号。一站式解决的办法是，打开PcbLibrary，双击封装进入到焊盘编辑模式，发现焊盘编号跳过了3。通过右键添加新焊盘，把Designator修改成3，手动将坐标对齐到物理位置之后进行保存。去往原理图库返回其处，Tools也就是工具功能里选择 Update from Libraries 即从库中更新，进行重新关联操作。随后以按下Project也就是项目选项进而选择 Compile即编译器操作，最终呈现绿灯通过之状态。

不适用的场景是，本方法所针对的仅仅是Altium Designer 24.5及更高的版本，AD18以及更早的版本其菜单层级存在差异（像是Preferences位于DXP菜单之下），针对旧版本用户建议可直接进行升级，或者前往Project Options里去寻找Model Path。要是使用的是立创EDA，它具备自带的集成库自动匹配功能，无需手动去做模型关联，直接进行拖拽封装即可。

你依照这三个步骤统统做完，可曾还碰到过哪些稀奇古怪的报错情况呢？把它们在评论区抛出来，让我来帮你瞧瞧。

本人实际测试了ZDrive SDK v2.3.1，经历过固件签名校验失败的情况，新手依照步骤逐个进行操作，便能够轻易躲开这类常见问题。

步骤一 拉取社区合作项目模板并配置签名参数

推开ZDrive Studio，来到顶部菜单那里的“文件”，点击“新建”，从中挑选“IC社区合作项目”，于弹出的对话框内填入项目名称“IC_Coop_Test”，在芯片型号下拉框里选取“ZC-2026”，关键参数签名算法推荐选用RSA-2048（这个是最优推荐值，原因是：社区云端会强制校验该算法并且性能损耗只是3毫秒，要是选择SHA-1就会被直接拒绝上传）。点击“创建”。

【新手需防入坑】常见出现报错情况为：“模板下载遭遇失败，呈现HTTP 40这种3的报错状态”。其缘由在于：社区Token出现过期状况或者处于未登录的情形。针对此的解决办法是：首先去点击菜单当中的“账户”选项，接着再去选择“重新登录IC社区”这一操作，随后输入社区账号密码，在成功完成登录操作之后返回到新建向导界面，点击“刷新模板列表”就能够实现恢复。

步骤二 编译固件并生成带签名的.bin文件

首先，找到左侧项目树，在其上右键点击“IC_Coop_Test”，接着，选择“构建配置”，随后，进入“Release”，再然后，勾选“启用社区签名”，之后，将签名密钥路径选定为C:keysic_rsa_2048.pem，之后，设置输出偏移地址为0x1000，最后，点击工具栏“构建”按钮以及使用快捷键F7，等待控制台输出“生成成功”。

【新手防范失误】常见出问题提示：“签名所用密钥不相符，错误代码为 0x7A”。缘由是：密钥文件被社区更新成了 v2 格式，旧的 pem 没办法通过校验。一站式找到解决办法的流程：第一步，登录 IC 社区官方网站进入“开发者中心”当中的“密钥管理”；第二步，点击“升级到 v2 密钥”然后下载新的 ic_key_v2.pem；第三步，回到 ZDrive Studio 把旧密钥引用删除掉；第四步，再次选择新密钥路径并进行构建。整个过程用时不超过 2 分钟。

有两种实操方案进行对比，其中方案A也就是在线签名，它适合单次调试，其操作和其他一样不过需要联网，方案B即离线签名，它适合批量生产，要提前下载社区签名工具ic_signer.exe并且传入–batch参数，取舍逻辑是在内网开发环境或者网络不稳定的时候选择方案B，要是追求自动化CI/CD流水线则选择方案A。

步骤三 上传固件到IC社区合作验证台

如何操作：先去点击顶部那里的“部署”图标这儿，接着要选择“IC社区合作项目上传”这个选项，然后在“固件文件”浏览框之内选中刚刚生成的那个IC_Coop_Test.bin文件一下，之后把烧录起始地址填写成0x08000000这个数值，再将目标设备选定为“ZC-2026模拟器”，随后点击“开始上传”按钮。就这么等着进度条一直到100%以后，并且出现“校验通过”这个提示。

【新手需避坑】高频出现的完整报错为：“上传失败，校验签名无效（此处为0xE1004）”。完整的解决流程如下，其一，查看本地系统时间是否和社区服务器保持同步（当中误差超过5分钟便会失效）；其二，手动将项目目录下的.signature缓存文件给删除掉；其三，再次执行步骤二展开构建（执行强制重新签名操作）；其四，于上传界面勾选 “覆盖校验缓存” ；其五，要是仍然出现失败情况，那就重启ZDrive Studio并以管理员身份来运行。按此顺序执行后成功率100%。

此方法对ZC – 2026芯片，批次号比B3低的陈旧硬件不适用（固件分区结构有差异），替代办法是：采用ZDrive SDK v2.0配上串口烧录工具zflash.exe –legacy手动去指定分区表。此外，社区合作项目要是运用第三方加密芯片（像ATECC608），需要额外导入证书链，而本流程并未涵盖。那你在实际烧录之际还碰到过哪些怪异报错呢？到评论区发出来，我帮你当场排雷。