博客

我亲自进行了Cadence Innovus 22.1的实测，遭遇了库文件胡乱指向、脚本运行到一半就卡死的情况，对于新手来说，只要依照步骤逐次操作，便能够轻易躲开这类常见的问题。

怎么正确配置工艺库文件

启动Innovus，最先要做的是将工艺库路径设置好。于软件菜单栏里面点击Tools，接着点击Technology File，再点击Load，在弹出的那个专门用于操作选择的窗口当中寻找到你的.tf文件。

有着这样一种情况，新手朋友们需要避开其中出现的坑，那就是，不少人在这一特定的步骤进行操作的时候，会报出“LEF missing layer”这样的错误。而导致出现此次错误的最为根本的缘由在于，tech lef以及cell lef它们两者的顺序发生了颠倒的情形。解决方案极为简易：务必将处于最底层的technology LEF放置于首个进行加载的位置，接着便是antenna LEF，而等到最后的时候，则应是各个单元的cell LEF，一旦顺序出现差错，那就全部删除后重新再来。

怎么设置电源地网络

新手要避开的坑是，加Ring时出现报“no valid layer”错误的情况，这是由于你所选择的金属层，在当前工艺库里不存在，或者是没有布线许可导致的。必须得提前打开Layer Usage Map，去确认哪些层是可用的电源层。还有一个坑呢，就是在加了Ring之后，去进行电源分析时，发现IR Drop过大，其原因在于所给的宽度太小了，2.0微米可是0.11um工艺的最优推荐值呀，它能够兼顾绕线资源以及压降，要是太细的话，那后边跑时序的时候就全都是违例了。

怎么跑通标准单元摆放

在完成Floorplan这项操作之后，去点击Place这个选项，然后再点击Place Design这个选项。在点击OK以前，一定要确认Place Optimization当中的Congestion Driven选项是处于勾选状态的，如此这般能够预先避开后续绕线短路所存在的风险。

【新手需留意】放置完标准单元之后，察觉到大量单元彼此紧挨着，面积利用率竟然高猛地达到90%以上。这明显属于典型的Placement Density失去控制的情况。有两种实际操作方案拿来做比较：方案A乃是手动地把利用率降低至0.65，这样面积是大了可绕线比较容易；方案B则是维持在0.7，开启Partial Placement Blockage的状态下，在大模块的上方添加阻塞。项目周期紧凑的情况下，选择A会显得更为稳妥，假如追求极致化面积，那么可以选择B，然而其具有较高风险，对于新手而言，建议毫无考虑地挑选A。

怎么解决绕线后短路问题

环绕线路进行跑动之前，务必要检查线路布置的规则。于 Route -> Route Design 里面，必须要将 Enable Via Opt 选择为 Single Cut，千万不要贪图数量多。当跑完Route之后要是看到Short 的话，那就去点Verify，从而进入Verify Connectivity，此时软件会将出错位置进行高亮显示。

有着作为新来者而需要避开麻烦与困难这个意思，当碰到那种出现频率高的报错，也就是“Short between VDD and VSS”的时候，不要慌张。全面完整的解决流程如下：首先第一步，要将出现错误的坐标给记录下来，于Edit之中切换到Delete模式，手动去挖掉那两圈线；接着第二步，运用ECO Route框选已经挖掉的区域，单独进行重新绕线，不要进行全局的重新跑线，否则会导致越绕越混乱；然后第三步，运行一遍Edit -> Verify -> Connectivity，确认不存在短路情况之后再进行保存。注意，这个存在短路情况的坑，大多数是由于PG stripe间距被设置得过于狭窄而造成的，在上一轮的时候将间距从1.0修改为1.5，基本上就能够将其根治。

该方法主要适用于基于0.13um及以上成熟工艺的Innovus数字后端flow。倘若你正从事7nm以下FinFET工艺相关工作，或者所使用的是开源工具OpenLANE，那么这套参数以及菜单路径便不再适用，建议直接参照官方给出的ref flow脚本，并从配置命令着手。当你在运行Placement阶段时，是否遭遇过利用率无论如何都无法降低的情形呢？欢迎评论区聊聊具体用的是哪套工艺库。

经本人实际测试得出Altium Designer 24.0.1版本，在经历无数次DRC检查通过然而PCB板厂却反馈无法生产这种状况的坑，新手借助下面这3个步骤逐一进行操作，便能够轻松躲开这类常见问题之处。

1 钻孔文件输出时遗漏了NPTH孔

于AD里，正确的操作路径是这般：File 指向 Fabrication Outputs ，Fabrication Outputs 再指向 NC Drill Files。重点在于，要于弹窗之中勾选名为“Generate separate NC Drill files for plated and non-plated holes”的选项，而且得把“Leading/Trailing Zeroes”设置成为“Suppress Leading Zeroes”。参数精度推荐设置为4:3格式。

针对于新手而言的避坑提示，常见的报错情况存在这样的状况，由板厂所表述的是那儿的孔位呈现出偏大的情形，又不然就是金属化孔和非金属化孔二者混淆在一起了。其核心的缘由在于的是，在进行输出这个动作的时候，并没有将文件分开来生成，如此这般才致使所有的孔都被默认当作金属化孔了。具有实际作用的解决办法包含这般几步，首先要重新去生成钻孔文件，接着在将其导入到CAM350里面之后，要单独去检查NPTH孔层是不是与钻孔层相互分离了，务必要保证孔的属性是正确无误的。

2 阻焊桥设置不符合最小工艺能力

于Gerber输出设置里头，步入File → Fabrication Outputs → Gerber Files，寻觅到“Advanced”选项卡。在此处最为关键的是把“Minimum Solder Mask Sliver”参数硬性设定成0.1mm。此数值乃是多数常规PCB板厂的阻焊桥工艺限度，设置得过小就会致使板厂径直删除阻焊桥从而造成焊盘连锡。

许多新手并不清楚，DRC里的阻焊桥规则其默认数值是0.076mm ，要是直接依照默认值去导出 ，在BGA或者密集引脚芯片所处位置，阻焊桥根本没办法进行生产。解决的办法是 ，在规则当中创建专门的Solder Mask Expansion规则 ，把间距小于0.2mm的引脚对强行设置为0.1mm ，以此来防止自动输出的时候出现错误。

3 两种光绘格式的选择与对比

于Gerber Files输出界面之中，最为关键之所在乃是“Format”选项之下的两种格式的选择。其一为Gerber RS – 274 – X（嵌入式），此种格式自带有光圈表，文件数量少且不容易丢失数据，适宜于绝大多数的常规设计；其二为Gerber RS – 274 – D（分离式），此需要额外附带光圈表，一旦遗漏光圈表板厂便无法进行生产。

有个人DIY或中小批量产品，优先选RS-274-X方案，其管理简便不容易出错。要是碰到必须输出RS-274-D的特定板厂，得手动创建并核对“Aperture”文件有无生成，还要打包发给板厂。

4 完整解决一个高频报错案例

最常出现的报错情形是板厂传来的反馈为“线路层跟钻孔层出现偏移”。缘由往往是于输出Gerber以及钻孔文件之际 ，参考原点未达成统一。完整的解决流程如下：首先 ，于PCB编辑界面点击Edit → Origin → Set ，把原点设定于板框左下角处 ；接着 ，依照第1步再次输出钻孔文件 ；最后 ，在输出Gerber时 ，确认“Advanced”选项卡里的“Position on Film”原点设置同钻孔文件全然一致。

对于那种以机械层1当作实际板外形，并且板框有着大量圆弧或者异形槽的复杂拼版设计而言，这个方法并不适用。要是你碰到的是复杂异形拼版，那么建议采用板厂所提供的工程专用脚本，或者通过CAM350手动拼板，因为直接依靠单个文件统一输出的话，极易造成外形数据丢失。当你在做DFM检查的时候，是曾更头疼过孔开窗盖油这个问题，还是BGA区域的阻焊桥设置问题呢？欢迎留言来分享你的踩坑经历。

身为一名于硬件设计范畴历经多年摸爬滚打的工程师，我碰到过好些EDA工具，Mentor Xpedition予我的最为深刻感受是“严谨”以及“高效”。它并非那种上手极为迅速的软件，然而一旦你把握了它的核心逻辑，尤其是在面对繁杂的处于高速、高密度模式下的板卡情形的时候，其优势便会变得极为显著。今日我不讲述空泛的理论内容，径直分享三个能够令你工作效率实现翻倍的可以实际落地执行的操作步骤。

如何用Xpedition快速建立中心库

繁多的工程师发觉构建库是颇为麻烦之事，实际上是没能对其中心库架构进行良好运用。第一个步骤，开启Library Manager，挑选“Create New Symbol”，于绘图界面之中并非径直去绘制，而是率先借助“Pin Mapping”功能来导入Excel引脚列表，这一步骤能够全然规避由于手动输入所导致的引脚号出现错误的情况。第二个步骤，在创建Cell之际，运用“Place via array”功能为BGA封装的焊盘自动生成扇出过孔阵列，设定好焊盘尺寸以及反焊盘参数。第三步，借助Part把Symbol跟Cell予以映射，于“Part Editor”里将属性与器件号进行关联，接着运行“Library Validation”开展自动检查，以此保证每个器件都契合公司设计规范。运用这样子的方式来建库，前期准备稍有滞后，然而后续设计基本不会因封装错误而出现改版现象。

在Xpedition中如何进行多人协同设计

针对大型板卡而言，仅靠单独一人去进行布线操作，其效率是极为低下的。而Xpedition中的Xtreme Design协同模块，乃是化解这一令人困扰痛点的核心所在。首先，便是在正式开始设计动工之前，项目经理需要先行打开“Team Server”，进而展开创建项目的相关操作，借助“Placement Groups”这一功能，依据诸如电源、DDR、射频等功能模块，来对设计区域予以划分，并且还要为每一个区域都妥善设定好禁止布线的区域以及进出的路径。第二步，团队成员借助客户端连接至服务器，各自认领自身的区域。于此情形下，运用“Reserve”功能锁定各自所负责的模块，以此防止他人出现误修改的状况。第三步，在进行布线的过程当中，依靠“Live Design Sync”实现实时同步。A工程师刚刚完成对DDR等长的调整，B工程师那边即刻便能看到最新的拓扑结构，全然规避了因数据覆盖或者手动导入导出所引发的版本混乱。

怎样利用Xpedition实现高速信号的自动化布线

在SerDes或DDR这类高速信号方面，手工去进行等长调配是极为耗费时间的并且极易出现差错。就Xpedition而言有其自身拓扑结构以及自动化布线这一功能，它属于那种实在能产提高效率的工具。第一步的时候，在原理图内借助“CES”达成网络类别的安排，把所有差分对以及关键信号规则设置妥当，尤其是针对DDR的数据线路设定好分组情况以及目标延迟误差（像是+/- 5mil这样）。第二步，进入PCB，于“Route Editor”里选择“Tune”功能，先勾选“Automatically tune during routing”，在此期间软件会于你走线之际实时展现长度条，且自动进行绕线以满足匹配所需。第三步，针对复杂的多片DDR拓扑，运用“Skew Viewer”并配合“Auto Delay Tune”，先挑选出一组网络，确定好基准线，此后软件会自行算出整组线的长度偏差，随即将蛇形绕线一键添加上去，整个进程仅需几十秒，其精度远比人工手动推挤要高得多。

于复杂电子产品之开发里头，工具之选择常常决定了项目周期之上限。不晓得你于实际项目当中，最令你发愁的 PCB 设计难题究竟是啥？欢迎在评论区把你的经历予以分享，咱们一道去探究解决方案。

不少电子工程师在最初初次接触AD之际，常常会被繁杂的界面以及众多的功能弄得晕头转向。实际上AD软件的关键所在便是原理图绘制跟PCB设计，只要掌握恰当的方法，便能够迅速上手。接下来分享三个能够马上着手操作的步骤，用以协助大家减少走弯路的情况。

第一步新建工程并设置参数

开启AD软件之后，点选File-New-Project，挑选PCB Project并予以命名存储。这可是全部设计的根基。随后于工程上右击选择Add New to Project-Schematic，创建原理图文件。关键的步骤出现了：点击右上角的齿轮图标进而进入Preferences，在Schematic-General里把“Drag Orthogonal”的勾选取消，如此一来元器件拖动时连线就不会随意乱跑。这个设置能让后续原理图绘制效率提升30%以上。

如何从官方库中快速调用元器件

不少新手会在绘制元件库方面花去大量时间，实际上AD自身包含着极为海量的官方元器件库。点击右侧的Libraries面板，挑选已安装的库文件以进行操作，于搜索框当中输入像是“STM32F103”这样的元件型号，便能够直接通过拖拽来加以使用。要是寻觅不到特定的元件，那么可以运用Manufacturer Part Search功能，借助网络去搜求全球供应商所提供的元器件封装，在找到之后点击“Place”就能够放置于原理图里，甚至连建立库的步骤都无需进行了。

原理图转PCB的完整操作流程

原理图绘制完毕之后,点击Design-Update PCB Document之处:于弹出的Engineering Change Order对话框以内,先点击Validate Changes之事,用以验证所有元件以及网络是否正确无误,在确认没有红色错误标记之后,再点击Execute Changes之事来执行变更:在这一步骤当中需要注意勾选“Add Rooms”选项,如此这般元器件才会依照原理图的模块进行自动分组排列。执完行以后，将对话框关闭掉，于PCB界面那儿，能够看到，所有元件以及飞线，都已然就位了。

PCB布局布线的三个关键设置

开始布线之前要先去设置规则，点击Design-Rules，于Routing-Width里面设置线宽，信号线通常设置成6-10mil，电源线设置为15-20mil。布线的时候一定要使用交互式布线功能，快捷键是“P+T”，配合Shift+空格键来切换走线角度。对于BGA封装芯片，建议运用Fanout功能自动进行扇出，选中器件之后点击Tools-Fanout-Component，软件能够自动添加过孔并且引出短线，极大地提升布线效率。

你于运用AD软件之际遭遇过哪些确切问题呢，欢迎于评论区留言予以交流，点赞收藏这篇具备实用性质的指南，以使更多朋友能够看到！

对于才开始接触Mentor Xpedition的设计工程师而言，最令人头疼的便是那一堆看上去显得复杂的规则设置。实际上，只要领会了规则的核心逻辑，将设置步骤予以拆解开来，便能够迅速上手。这套软件的设计规则核心在于分层管理，它是从全局朝着局部逐步进行细化的，下面借助三个实操步骤来帮你梳理清晰思路。

第一步 如何创建全局设计规则

开启Xpedition之后，别急忙着去画线。于Layout界面寻觅Setup菜单之下的Constraints Manager，这可是规则设定的总入口处。在弹出的窗口左边选取Net Classes，通过右键去新建一个全局类，就像命名为“DDR4_Class”这样。在这儿你能够设置线宽、间距、过孔类型等基础参数。比如说，把默认线宽设定成5mil，将差分对线宽设定为4mil，把间距按照6mil当作起始值。这一个步骤，等同于给整块的板子确定下规矩，后续的所有网络啊，都将会依照这个基准来遵循。

第二步 怎样设置区域规则

当BGA封装的密集区域或者板边空间受到限制之时，全局规则有可能过于严苛，进而致使布线遭遇困难。在这样的时刻，就有必要创建区域规则来进行 “特殊情况特殊处理”。于Constraints Manager之中寻觅到Region Classes，绘制一个矩形区域用以覆盖BGA区域。在该区域范围之内单独去定义线宽以及间距，举例来说，线宽能够放宽至3.5mil，间距则缩小至4mil。设置完毕以后，需要把区域规则与对应的Net Class建立关联，使得软件清楚哪些网络进入这个区域之后要自动进行规则切换。

第三步 如何配置差分对和等长规则

高速信号方面，差分对以及等长绕线是重点所在，首先于Net Classes当中，将差分对的两个网络予以选中，接着右键点击创建Differential Pair，在Diff Pairs属性页之内，直接填进耦合长度、线宽、线间距还有最大未匹配长度，等长规则要切换至Match Groups，新建组之后把同组总线（像是DDR的地址线）拖进去，设定一条基准线，并且指定绕线长度误差范围，一般控制在±5mil以内。设置后，布线时软件会实时显示长度状态，方便边走线边调整。

第四步 规则验证与动态调整

于所有规则皆设置妥当之后，点击工具栏那儿的DRC按钮去展开实时检测。软件会借由不同颜色以高亮标识出违规点，其中红色意味着间距方面存在问题，黄色表示长度未达到标准要求。双击高亮之区域能够直接跳转至Constraints Manager的相应页面去修改数值。在布线进程之中将DRC保持开启此情况是建议之举，如此这般每推进一根线便能即刻知晓是否违背了设定，进而避免后期出现大量返工的状况。

哪种规则冲突是你于实际项目里碰到的最为棘手的呢？欢迎在评论区予以分享，要是认为步骤具备效用，记得点赞收藏以使更多工程师得以看见。

高速电路功耗优化的基本思路

在进行高速电路设计期间，功耗方面的问题会对系统稳定性以及散热成本产生直接影响。当我处理多个处于GHz级别的高速项目之时，我发现，许多工程师仅仅将注意力集中于信号完整性，然而却忽视了对电源分配网络的优化。事实上，借助合理的层叠设计以及去耦策略，能够明显降低动态功耗以及静态功耗。接下来分享三个经过验证的优化方法，每一个都涵盖具体操作步骤。

如何通过层叠设计降低电源阻抗

第一步，于Allegro里把Cross Section管理器打开，将电源层跟地层相邻着放置，把间距控制在2至3mil。第二步，为高速信号层参考完整的地平面，保证每一对信号层都存在相邻地平面。第三步，在电源层与地层之间运用高介电常数材料，如FR-4把介电常数选择成4.2以上。如此便能将电源分配网络阻抗降低30%以上，减少开关噪声所带来的额外功耗。

去耦电容布局的实用步骤

从芯片手册出发，计算所需电容数量以及容值，一般运用10倍频程原则，将100pF到100uF组合起来使用。接着，于Allegro里创建电容库，依照从大到小的次序靠近芯片电源引脚放置，最小电容与芯片引脚的距离不超过200mil。然后，对过孔位置予以优化，每个电容借助两个过孔对称地连接电源和地平面，以此减少寄生电感。这样的布局能够降低高频瞬态电流的回流路径阻抗。

动态电压频率调整的实现方法

在FPGA或者处理器里头配置多个电压域，借由PMIC的I2C接口达成电压动态调节，这是第一步。在代码当中设置电压切换条件，像依据数据吞吐率自动把核心电压从0.9V调整到1.1V，此为第二步。于PCB设计之际将PMIC和负载芯片靠近，运用开尔文连接方式采样反馈电压，这是第三步。实测表明，在同等性能要求的状况下，动态调整能够把15% – 25%的动态功耗降低。

你于实际项目之间最为经常碰到的是哪一种功耗方面的问题呢？欢迎在评论的区域之内去分享你自身的优化经验呀。

在于信号完整性（SI）实施控制的高速电路设计，其核心所在。不少人会认为原理繁杂，然而当落实至实际PCB设计之际，实际上便是对反射、串扰以及时序这三个关键要点的精确掌控。接下来我从最为实操的视角出发，将能直接着手操作的三个步骤予以拆解。

高速信号线怎么走线

在Allegro里头，或者Mentor当中，把层叠结构先设置妥当。针对关键的高速信号，像DDR或者SerDes这种，一定要分配内层走线，借助相邻的参考平面给予完整的回流路径。在Constraint Manager里，给网络设置拓扑约束，好比DDR地址线运用T型拓扑，要确保分支长度相匹配。手动开展差分布线，线宽以及间距严格依照阻抗计算值来设定，而且要保证对内等长控制在5mil之内。在进行走线操作时，要规避直角以及过孔换层这种情况，要是非得进行换层，那么就在过孔的旁边增添地孔，以此来确保回流路径的连续性。

阻抗匹配怎么计算

别去依赖那种感觉，要直接把阻抗计算工具给打开，就像Polar Si9000这样的。第一步呢，按照板厂所提供的板材参数，去输入介电常数，再输入介质厚度，接着输入铜厚。第二步，针对单端50欧姆阻抗，就得去调整线宽，从而让计算结果处于49.5到50.5欧姆这个范围之间；对于差分100欧姆的情况，除了线宽之外，还得去调节线距。第三步，把计算得出的线宽度以及线间距写入到PCB设计的叠层表格当中，并且要明确地标注给板厂。还没发板的时候，要记着在软件里头运行那个“Cross Section”分析，去验证处在实际物理结构状况下的阻抗数值。就是这一个步骤，能够防止因为理论方面的计算和生产工艺出现脱节这种情况进而致使的阻抗偏差。

串扰怎么抑制

尚未布线以前，必须于规则管理器之内确立3W原则。首先，把相邻层次的信号线走线方向设定成正交状态（一层呈水平走向，一层呈垂直走向），防止平行走线距离过长。其次，于BGA区域出线之际，切莫因节省空间而相互挤靠在一起，应当尽可能拉大间距，要是空间着实紧张，于信号线之间插入地线实施隔离。最后，针对微带线（表层走线）而言，务必要格外留意包地处理，包地的地线上每隔200mil增添一个地孔，以此构成有效的屏蔽。使串扰受到抑制的实质乃是让互感得以减少，而将间距予以拉开以及把平行长度进行缩短，这是最为直接的办法。

这些操作完成之后，你的板子很大概率能够避开多数信号质量方面的问题。然而想问一下你，于实际项目当中，最令你头疼的情况，是阻抗偏差致使功能不稳定，还是串扰引发的EMI测试未通过呢？欢迎在评论区分享你的实战经历。

单点接地怎么选类型

在电路设计这个范畴之内，单点接地可不是那种放哪儿都适用的万能方案。而挑选类型的关键之处在于辨别区分电路所具备的工作频率以及信号的具体类型。针对低频模拟电路，也就是一般情况下工作频率低于1MHz的那种，并联单点接地是最为理想的一个选取，它能够完完全全地隔离各个功能模块之间的地线噪声，避免通过公共阻抗进而产生耦合干扰。然而对于高频电路，就是频率高于10MHz的，因为地线电感的感抗会随着频率升高而急剧增大，在这个时候单点接地反倒容易演变成辐射天线，所以应当优先去采用多点接地。要是属于数模混合电路，最为稳妥的举措是把数字地与模拟地进行物理分割，分别构建独立的单点接地系统，最终在电源滤波电容的负极那边借助磁珠或者0Ω电阻达成单点互联。

单点接地选型注意事项

于实际操作当中，有好些细节直接决定着接地的成败与否。其一，地线自身要尽可能短并且粗，这是由于哪怕是颇为短的导线也存在着分布电感，在高速信号状况下会生成不可被忽视的压降。其二，需格外留意大电流电路的地线，像电机驱动或者功放电路这类，它们必须单独进行接地，不然其回流电流会在公共地线上引发剧烈波动，直接对小信号处理电路的地参考点造成污染。况且，对于那接地汇接点的挑选而言，是高度关键的，一般来讲，应当把它选在电源输入端的主滤波电容那儿，此地是整个系统之能量转换这一最为核心的所在之处，能够确凿保证全都的地电位皆是以它作为基准的，从而防止形成并不稳定的地电势差。

单点接地选型操作步骤

首先开启Altium Designer，于原理图里针对不一样类型的电路构建独自的网络标签，像举例把模拟部分的地称作AGND，数字部分的地叫作DGND，在原理图之上它们彼此不相连，接着在PCB布局之际，规划好物理分区，把所有模拟器件集中摆放，数字器件集中安置，保证AGND和DGND的铜皮在物理空间中全然阻隔，不存在交叠。在第三步的时候，于电源滤波电容的负极焊盘那里，预留出一个0Ω电阻或者磁珠的封装位置，把AGND和DGND的铜皮带到此处进行连接，而这个连接点便是整个系统的独一无二的单点接地汇接点。在完成布线之后，一定要去运行DRC检查，用以确认地线回路当中没有出现意外的连接或者孤岛铜皮。

在你对数模混合电路进行接地处理期间，有没有碰到因地线回流路径不合适，进而致使信号采集出现不准确的此种状况呢？欢迎于评论区去分享你那排查的经历哟。

如何从Allegro导出封装库

第一步，启用Allegro PCB Designer，选取“File”菜单里的“Export”选项，点击“Libraries”。于弹出的对话框当中，勾选要导出的封装类型，这其中涵盖Padstack、Symbol、Device等。设定导出路径至一个新创建的文件夹，保证路径内不存在中文以及空格。要确保所有依赖数据都能被完整导出，关键的一步在于，将“Export all padstacks”以及“Export all symbols”这两个选项都打上勾。点击“Export”之后，系统会生成多个文件，其中.pad属于焊盘文件 ，.dra是封装源文件 ，.psm为器件文件 ，而这些便是后续转换所依据的基础数据。

怎样在Altium中导入并映射参数

开启Altium Designer，去创建一个全新的PCB库文件，借助“File”菜单选取“Import”，寻觅先前导出的Allegro文件夹，处在导入向导里，重点得设置“Layer Mapping”选项卡，把Allegro的层叠结构对应至Altium的机械层以及信号层，像ETCH顶层对应Top Layer，丝印层对应Overlay。于“Padstack Mapping”里，系统能够自动辨认焊盘形状，然而却要手动去核对不规则焊盘的映射关系。设置得以完成之后点击“Next”，软件便会自动开启转换，全部过程依据封装数量或许需花费几分钟。

封装转换后如何验证与修复

转好之后的PCB库被打开，关键封装的焊盘尺寸、丝印位置以及3D模型被逐个查验。“Reports”功能用以生成封装报告，关乎焊盘数量不匹配、丝印偏移之类问题被着重留意。常见的焊盘层映射错误，于PCB库编辑器里能直接对焊盘属性予以修改，被错误映射的层被重新指定。丝印偏移可借由全选丝印层对象，于“Properties”面板里统一对位置作出调整。最后进行“Component Rule Check”的运行 ，确保所有的封装都能满足设计规则的要求 ，尤其是焊盘间距以及丝印最小线宽这些容易出现错误的参数。

当你于跨工具封装转换期间碰到最为让人头疼的兼容性问题所在何处呢，欢迎于评论区域分享你的进行解决的方案哟。