博客

正在经历一轮深刻更新迭代的 EDA 工具，这可不是版本的简单升级，而是为了去应对芯片设想复杂度飙升方面、工艺节点逼近物理极限方面以及设想周期日益缩短方面的多重挑战，从 AI 的深度集成到云原生的架构转变，这些更新正从根本上重塑着硬件工程师的设计流程与思维模式。

EDA工具更新带来了哪些新功能

最新的 EDA 工具，其更新最显著的特点，是智能化与自动化水平得到了提升。大量引入了机器学习算法，这使得工具在布局布线环节，能够进行智能预测和优化。在静态时序分析等环节，也能进行智能预测和优化。还能自动寻找最佳设计路径。比如说，在数字芯片后端设计里，工具可以学习历史数据。能够自动调整策略，以此来优化功耗、性能和面积。进而将工程师从繁琐的手动调参当中解放出来。与此同时，针对先进工艺节点，像是3nm、2nm这般的，全面性的支持同样属于核心更新，新式工具内部设置了更为繁复的工艺模型以及设计规则，其具备处理的能力，此种处理是针对因工艺微缩带来的多重patterning以及复杂电气规则之类的新型问题的。

EDA工具更新对设计流程的影响

工具出现更新，直接致使设计流程发生“左移”，以往在进行流片之前才能够发觉的功耗、信号完整性等方面的问题，如今凭借更新之后的分析引擎以及仿真精度，能够在设计的早期阶段就切实做到精准预测以及有效规避，这表明前端设计与后端验证之间的界限变得越发模糊不清，工程师需要拥有更为全面的系统视野。还有，云原生EDA工具开始兴起，使得大规模并行计算以及弹性资源调用变成可能，原本一个全芯片仿真需要数周才能做完，如今则能够缩短到几天，甚至是几小时，这完全改变了项目管理以及团队协作的方式，不过也对设计团队提出要求，要他们去适应新的云端工作流和数据安全模式。

哪些EDA工具更新最值得关注

在职从业者人群里面，有关注的三类更新动态是必须得密切留意的。头一类，乃是新思科技这家、还有铿腾电子以及西门子EDA这三大巨头，它们当下来讲在系统级验证跟3DIC 设计工具之中展开了精心布局，此方面布局直接关联着复杂异构集成的成功或者失败走向。再往下说一说，第二类就是伴随着AI驱动的设计空间探索工具啦呵，这类工具具备着能够显著缩短从RTL一直到GDS的迭代周期的作用。最后的是国产 EDA 工具突破性的更新，尤其是在部分点工具以及特定领域，像模拟、射频这样的设计流程中间，国产工具已然具备替代的能力，它的更新动态还有本土化支持，对于国内设计公司降低成本增加效益而言是至关重要的。

如何快速适应EDA工具的更新

面对繁复出现的工具更新，选择被动接受比不上主动去学习。最为有效的办法是关联具体项目在“干中学”，处于有清晰流片目标的任务里去尝试新工具的新功能，于实践当中领会它的价值与坑点。与此同时，充分动用厂商所提供的官方培训课程、在线技术论坛以及用户组会议，这些是获取第一手经验以及最佳实践的关键渠道。建议团队内部构建起知识分享机制，让率先尝试新工具的工程师定时去分享心得，达成学习型组织的良性循环，保证工具更新的价值能够切实落实到产品竞争力之上。

按照实际工作情形来说，你最为期望的是，EDA工具下一回更新能够协助你去处理哪一个确切的痛点呢？欢迎于评论区域留言展开讨论，要是觉得本文具备实用价值，那就请点赞与此同时分享给更多的同行。

推进、挤撞的模式已然变成我们生活里平常却极易被忽略不见的状况，不管是在早晨和晚上高峰时段的地铁站，还是在热门商业区域的电梯口，这般人群密集、彼此推搡的情景差不多天天都在进行着，这可不单单是单纯的拥挤方面的问题，更是体现了我们身处公共空间时的行为习性以及心理态势。

为什么推挤模式难以避免

推挤模式产生的根本原因是，公共资源与人群需求存在矛盾。以上海人民广场站来说，每天早晚高峰时段，换乘通道内每小时的人流量可达数万人次，通道宽度却有限，所以自然就形成了人流拥堵。在这种情形下，即便每个人都遵守秩序，因物理空间受限，也会导致接触和推挤。另外，个体的时间紧迫感加剧了这种状况，赶着上班打卡、急着接孩子放学的心情，我们都何尝不能理解呢。

如何在推挤中保持舒适

在面对那种无法逃脱的拥挤状况时，我们能够借助一些小办法来提高自身的舒适程度。首先，背包应当背在胸前那边，这样做不但能够防止被盗，而且还能够降低转身之际和旁人背包遭遇碰撞的几率。其次，乘坐地铁之时要尽可能朝着车厢中间部分挪动，虽说得多走上几步路，然而却能够避开靠近车门区域的推挤高峰期。另外还有一个小诀窍是错开出行高峰哦，譬如说是早高峰稍微提前个十五分钟去出行，这样子体验会好上许多的。

推挤对身心的实际影响

身处接连不断推挤之环境，肉体与心灵皆会历经不小压力。于身体方面，长久站立以及被强制保存某种姿态会致使肌肉酸痛，尤其是脖颈与腰部。于心理方向，拥挤环境会使得人萌生焦虑之感，部分朋友甚至会因之出现胸闷、出汗等状况。饶有趣味的是，我经观察发觉那些时常推挤出行以至于通勤的人儿，往往会孕育出别具一格的心理调适方式，诸如佩戴耳机聆听音乐、玩动手机游戏以转移注意力。

推挤中的礼仪和界限

于推挤状况里，每个人的个人空间都被挤压了，然而这并不意味着能够全然无视他人的感受。就像上下车之际，让下车的人先通行，如此反倒能够提升整体的通行效率。又比如说，背着双肩包处于拥挤的公交车上，主动把包取下来抱着，既减轻了对他人的压迫之感，又能保障自己物品的安全。这些小事看起来微不足道，却能够使拥挤的环境变得略微友好一点儿。

你今天出门的时候，有没有回想一下遇到推挤场景的情况，你又是借助什么方法去应对的？能够在评论区分享你自身的真实经历还有应对方法技巧的话，是很受欢迎的，把它点赞并且转发让更多被通勤推挤所困扰的朋友，这样做是很有意义的。

有一个问题为很多开发者和诸多管理员所关注，此问题是规则管理器分层配置。分层配置的关键之处在于，把处在不同环境、展现不同维度的配置项实施分离管理之举，籍此让整套系统呈现出既具灵活性且又方便维护的特性。许多团队于初始阶段常常把全部配置都安置于一个文件当中，伴随业务规模的拓展，这样的做法会引致配置陷入混乱状态，并且致使排查问题变得困难重重。

规则管理器怎么分层

分层配置一般是依据运行环境、功能模块以及配置优先级这么三个维度予以划分，运行环境层含有开发、测试、生产环境的独自配置以使各个环境彼此不产生干扰，功能模块层依照业务边界进行拆分像是让用户模块独自管理自身的规则参数，优先级层用来处理配置覆盖事宜本地配置能够覆盖默认配置项目配置还能够覆盖全局配置如此既保证了基础设置的统一性又准许局部进行调整。

分层配置的常见问题

好多团队于开展分层配置期间会碰到配置同步艰难的状况，像是在开发环境之中增添了一项配置内容，于上线之际忘掉同步至生产环境，致使系统出现异常，另外一个普遍问题是配置项命名杂乱无序，不同模块采用了相同的配置名称，从而造成相互覆盖，而且配置文件的目录结构设计并不合理，随着规则数量增多，查找特定配置变得极为困难。

如何设计分层架构

需从实际业务需求着手来进行设计分层架构，提议采用三层结构，于最底层的基础配置层，放置那所有环境共同使用的默认值，中间层为环境配置层，放置开发、测试或生产这些环境的差异化配置，而最上层是运行时配置层，用以紧急调整线上参数且无需重启服务之处，每层之间借助明确的合并策略来最终确定生效的配置值。

分层配置最佳实践

要对配置内容开展分类管理，把数据库连接等基础设施配置跟业务规则配置区分开来存放，运用配置中心工具予以统一管理，如此能够在不重启应用的情形下动态调整配置，配置变更得有版本控制以及审计日志，便于追溯问题，命名规范需统一采用点分法或者下划线法，防止混用致使解析错误。

在实际工作期间，你遭遇过什么样的规则管理器分层配置方面的难题呢，欢迎于评论区去分享你的经验以及解决方案哟，要是觉得文章具备用处，记得点赞并且转发给更多有需求的友人。

PCB多层板设计需要注意哪些关键点

在现今的电子产品里头，多层板的应用极其宽泛，从手机开始一直到工业控制设备，都全然离不开它。有好多人对于多层板的认知仅仅停留在层数越多便越好的层面，然而实际上，去设计一块可靠的多层板，是需要综合考量信号完整性、电源分配以及散热等多种多样的方面的。我本人从事PCB设计已经有十多年的时间了，踩过了数量不少的坑，今天就把一些具备实用性的经验分享给诸位。

多层板比双层板好在哪里

多层板最大优势在于具备完整电源和地层，这为高速信号给予良好回流路径，以四层板来说，中间两层一般设为电源和地，顶层及底层走信号线，此结构能大幅削减电磁辐射，另外多层板准许信号层间经由过孔连接，布线密度能够做得更高，相同功能产品用多层板可缩小至少30%板面积，不过成本的确会比双层板高，一般四层板制板费用约是双层板两倍。

如何确定需要多少层

这相当程度取决于信号的类别以及布线的复杂程度，要是板子上存在DDR内存、有着高速USB或者PCIe接口，起码要求四层板才能够达成信号质量的保障，对于单纯的模拟电路亦或是低频数字电路，偶尔双层板也是能够满足需求的，我所建议的做法是先去评估关键信号的数量，像高速差分对、时钟线有着多少对，接着再增添电源的种类，每增添一种电源电压，最好都单独占用一层或者借助分割层来予以应对，如此计算下来基本上就能够明确层数。

多层板叠层结构怎样最合理

四层板的经典叠层是Top-GND-VCC-Bottom，这般的对称结构不易致使板子出现翘曲情况。要是层数愈发多，像六层板，能够考虑Top-GND-Signal1-Signal2-VCC-Bottom，将相邻的信号层错开走线方向以此减少串扰。重点在于务必保证每个信号层的旁边都存在完整的参考平面，如此信号回流路径才会最短。此外，表层尽量不要走高速信号，鉴于表层容易受到外界干扰，内层信号更为稳定。

多层板过孔设计有什么讲究

在多层板里，过孔既是不可或缺的连接方式，又是对信号质量有着负面影响的因素。当高速信号进行换层操作时，一旦过孔残桩过长，就会因之产生较为严重的反射现象。如今不少设计运用盲埋孔来处理该问题，然而成本会显著加大。针对普通四层板而言，建议将信号过孔直径把控在0.3mm之上，电源过孔能够稍大一些以降低压降程度。尤其要予以留意的是，在换层的高速信号孔附近最优添加一个接地孔，以此为回流电流提供便捷的路径。

设计多层板之际，你所碰到的最为requent常见的困扰究竟是什么呢，欢迎于评论区留下话语进行交流，要是感觉相关内容具备作用价值的话，记得点一下赞予以一臂之力支持一番。

PCB设计中的Cadence设计规则到底怎么设

数次进行高速板操作后，我发觉，众多刚涉足Cadence的工程师，最为苦恼的便是设计规则的设定。该规则设定是否正确，直接决断了板子是否能够制作成功、信号能否稳定传输。实际上，Cadence的设计规则核心要义在于告知软件，线路可铺设的宽度、间距所需的尺寸、过孔应选用的类型，将这些基础逻辑梳理清晰后，后续便不会出现严重问题。

默认规则怎么改才能避免报错

刚开启Allegro之际，那些默认的规则基本上是无法使用的，一定要依据板厂的能力以及产品的要求去做更改。我通常会在Setup Constraints当中，先将最小线宽、线距按照PCB厂所给出的工艺能力填进去，比如说常规的板厚为1.6mm，线宽线距先设定为6mil。然而这仅仅只是保底措施，关键信号还是得单独进行设置。要记住这样一个原则：先设置全局最为宽松的，然后再给关键网络加以严格限制，如此一来才能够减少不必要的报错。

高速信号线宽线距怎么定

不是随意规定起来差分对和线方为单端达到五十整欧姆的规则。我经常会先运用SigXplorer去做于算阻抗之事。随后将对应叠层厚度、介电常数、铜厚这类数值输了进去。进而算出得以符合九十欧姆或者一百欧姆差分阻抗所匹配对线的情况。计算完成之后于其中新建一个约束。把那些所算出的值填写进去。接着再Assign给与之对应的差分对关联一组线路。达到这样的结果时，行进走线过程中软件会自行协助控制好线宽。并非是靠着眼睛以肉眼盯着关注去看。

区域规则设置总是失败是什么原因

有不少人碰到过这般状况：在BGA下方打算布设细线，于其他地方铺设粗线，然而规则却始终无法生效。这大多是源于优先级未处理恰当。正确的举措是在Constraint Manager之中预先构建好不同区域所需的规则，随后在Allegro里借助Shape绘制一个区域，进行Assign Net Class以及间距规则的设置。关键在于核查规则优先级，物理规则之中，Physical Constraint Set的优先级比Region的要低，若不然，软件将会率先执行全局规则。

过孔规则怎样匹配不同区域

某块板之上有存在运用多种类型过孔之可能，例如于球栅阵列封装里运用8/16密耳的机械孔，在电源这组成部分使用12/24密耳的较大尺寸孔，在某些时候还得增添盲埋孔。我通常习惯于于焊盘设计器当中将所有会被运用的过孔类型都予以制作完成，接着于物理约束集里面把每一种过孔都添加进去。最为需要予以留意的是在于过孔列表里排列好相应顺序，因软件默认会取用排在最靠前位置的那一个，故而要把最为经常被使用的放置在首位。

平常你在进行画板操作时，是否碰到过那种规则已然设定妥当，然而走线却怎么都推移不动的状况呢，可以的话欢迎于评论区域分享你那些踩坑的过往经历，倘若觉得这些经历有用处，那就点个赞，以便让更多的工程师们能够看到。

PCB设计里，过孔属不可缺少的元素，虽然它极小，然而在多层板当中，则承担着电气连接作用，还有散热以及结构支撑的重要作用。对好多电子工程师和DIY爱好者而言，正确加以理解，并使用过孔，是能提升电路板性能以及可靠性的关键一步。

过孔有哪些常见类型

设计之际，通常我们会遭遇三种主要的过孔类型。其一为通孔，其贯穿整个电路板，自顶层打起且至底层，是最为常见、成本最低的进行加工的方式，常常用于连接多层板的内外层线路要么作为插件元件的焊接孔。其二是盲孔，其仅仅连接表层与内层，却不穿透整个板子，能够有效地节省布线的空间。其三乃埋孔，其完全隐匿在内层，并不延伸至表层，可以在高密度设计当中为走线留出更多的空间。

如何选择过孔尺寸

对于众多初学者而言，他们会费尽心思去思索过孔究竟该打多大才恰当。尺寸的抉择得全面考量电气性能、加工能力以及成本。就加工方面而言，机械钻孔的最小孔径常常是受限于板厚跟孔径二者的比值，也就是纵横比，大体上建议把控在 10:1 以内。就像 1.6mm 的板子，最小钻孔直径最好大于 0。

过孔对信号传输有何影响

于高频数字电路里头，过孔可不是个单纯的导体，这般过孔能够引入寄生电容以及寄生电感，如此状况会致使信号实施反射、衰减甚至引发延迟。一旦过孔的残桩比较长，这种存在的负面影响就要更加显著，进而形成信号完整性会出现的问题。所以说，在高速 PCB 设计之时，工程师们会尽力去减少没必要的过孔，或者经由背钻工艺去把多余的残桩予以去除。除此之外，好多个地过孔的并联运用能够有效地降低回路电感，给高速信号提供更为干净的返回路径。

怎么处理过孔才能避免生产问题

哪怕设计已然极为出色，然而一旦可制造性欠佳，那便纯粹只是停留在理论层面的空谈。过孔跟走线以及焊盘之间的距离务必契合工厂的加工水准，距离过近极易引发短路状况。针对那些需要进行焊接操作的过孔，诸如BGA扇出这种情况，建议妥善做好阻焊开窗处理，并且在盘中孔的处置方面需格外谨慎操心，因为焊锡有可能会流入孔内进而致使虚焊问题出现。此外呢，对于连接大铜皮区域的过孔而言，可以斟酌采用十字花焊盘来进行连接，如此能够防范在焊接过程中由于散热速度过快而引发的冷焊现象。

当你于设计PCB之际，有没有直面那种源于过孔处置不够妥善从而引发的电路故障？欢欢喜喜地在评论区域去分享你的那份经验以及所含的教训，要是觉着这文本对你存有帮助之处，请劳烦点赞并且分享给更多有着需求的人。

电路板设计里，PCB测试点是绝对不能缺少的环节，这环节跟产品生产效率直接相关，还关乎后期维护的便利程度。简单讲，测试点是专门为电气性能测试预留下的物理接触位置， 探针借助这些点去获取电路板通断情况以及元件焊接状态信息，它可是保证产品质量的第一道关键关卡。

为什么要设计PCB测试点

许许多多刚涉足 PCB 设计领域的友人会提出疑问，板子上面的元件均设有焊盘，为何不能够径直在这些焊盘之上展开测试呢，这主要是鉴于元件封装正逐渐日益变小，表面贴装元件的焊盘细致入微，径直运用探针去接触极易致使焊盘损坏亦或是造成相邻引脚产生短路现象，与此同时，在施行批量生产之际，ICT 测试设备的探针需反复进行接触，倘若接触面不够稳固甚或不够平整，便会使得测试准确性遭受影响，预留专门用于测试的点，能够对精密元件起到保护作用，进而提升测试效率以及良品率。

PCB测试点设计有什么规范

测试点的设计可不是随便放置的，得依循一些基本准则。首先呢，测试点的位置得尽可能均匀地散布于板面上，这样才利于制作测试治具。其次，测试点相互间以及此测试点与其他元件之间要维持足有的安全间距，一般不少于1毫米，以此来防止探针碰撞。另外，测试点的形状一般为圆形或者方形，直径最佳处于0.8毫米至1.2毫米之间，过小会致使探针接触欠佳，过大又会占据宝贵的布线空间。

测试点放在元件面还是焊接面

这是个颇具实际性的问题，挑选哪一面来放置测试点，取决于生产工艺跟测试需求。一般而言我们会优先去考虑放置在焊接面，原因在于焊接面元件数量较少，探针更易于接触，并且不会给元件面已贴装的精密芯片施加压力。然而要是电路板属于双面贴片，亦或是焊接面空间着实不足够，那么也能够在元件面增添测试点。在这个时候需要保证测试治具能够同时支撑双面下针，而且要在设计文件当中明确地加以标注，以防生产期间出现差错。

如何确保测试点的可靠性

测试点可靠与否直接关联测试数据真实情况，除尺寸与间距外，还得留意测试点表面处理工艺，一般裸露铜箔易氧化致使接触电阻变大，所以需进行表面镀锡、镀金或者喷锡处理以保障良好导电性和抗氧化性，另外测试点下方尽量别存在过孔或细小走线以防探针压力过大造成板层损伤，设计完毕后最好跟测试工程师沟通确认确保治具制作与设计意图相符。

在你进行 PCB 设计之际，有没有碰到过由于测试点考量不周全进而致使板子修改的情形呢？欢迎于评论区域分享你的经历，要是觉着这篇文章对你颇有用处，可别忘记点赞并且分享给更多同行呀！

近半年来，芯片设计圈里热度最高的词汇，非“工具更新”莫属。随着后来的摩尔时代，先进制程渐渐逼近物理极限，再加上AI大模型对算力展开疯狂吞噬，电子设计自动化，也就是EDA工具，早已不再是那个仅仅只负责画版图的“老黄牛”了。它正处在一场变革当中，这场变革是从底层算法一直到交互方式的彻底重构，这直接关乎到我们可不可以在更缩短的时间之内，制造出性能更为高、功耗更降低的芯片。

EDA工具如何跟上AI芯片的设计需求

大模型所使用的加速卡这类AI芯片，其核心特点在于具备巨大的计算阵列以及超高的数据吞吐能力。传统的EDA工具于布局布线期间，通常会优先去考量时序收敛的情况，然而现如今功耗以及信号完整性也变成了同样棘手的问题。像是新思科技推出的“统一功耗优化”功能这种最新的EDA更新，能够在综合阶段同步对动态压降和电迁移展开分析。这表明事情是这样的，设计师无需再如同以往那般，一直等到后端的时候才发觉存在功耗墙，而是能够在早期阶段，借助工具自动去调节数量众多的运算单元的位置，以此避免局部出现过热以及电压崩溃的情况，这对于那些动不动就达到上千瓦的AI芯片而言是非常关键重要的。

芯片设计效率能不能真的翻倍

众人皆在询问，工具更新究竟是徒有其表的噱头，还是确确实实能够挽救性命呢？依据近两年实际的流片项目情形而言，答案是确定无疑的，然而其前提条件是你必须懂得如何运用。就拿Cadence的JedAI平台来说，它借助大数据分析手段，将往昔需要运行一周时长的回归测试，凭借智能调度以及分布式计算的方式，压缩至一天之内得以完成。更为关键之处在于，工具开始内置了“设计意图复用”这一功能。假设你在进行某一款CPU的迭代工作，新的工具具备自动识别上一代项目里有关时钟树的手动优化策略这一能力，并且能够直接将其应用到新项目当中，这就如同把经验丰富的老师傅的经验沉淀在了工具里面，如此一来新人也能够做出具备高水平的设计。

开源EDA会不会取代商业巨头

这几年，诸如谷歌联合SkyWater推出的开源PDK，还有开源工具OpenROAD的兴起，致使不少人觉得商业EDA要降价了。我的看法是，开源工具极大地降低了大学科研以及小型初创公司的门槛，举例来说，做个MCU或者传感器芯片，开源流程已然能够跑通。然而在面对5nm、3nm这些复杂工艺时，商业工具于良率分析、3DIC异构集成这些高精尖领域的优势，短期内没办法撼动。这次工具更新存在一个亮点，这个亮点在于商业工具开始接纳开源社区的快速迭代理念，进而推出了更为灵活的“脚本级”API接口，该接口使得用户能够自行定义算法，而这一情况反倒巩固了它们在高端领域的地位。

国产EDA工具现在到底能不能用

有个话题，它是大家私下里讨论数量最为众多的，然而公开的数据却是最为稀少罕见的。依据我所接触获取到的信息来瞧，国产的EDA在点工具这个方面，拿华大九天公司的模拟仿真来说，还有概伦电子企业的噪声分析来讲，已然达成了国际的一流水准，有许多国内的FAB厂都在使用着。不过呢，在全流程以及超大规模数字芯片的布局布线这一范畴，国产工具在引擎并发效率以及内存管理板块上依旧存在着需要追赶进步的空间。这次呢，迎来了工具更新的浪潮，这浪潮给国产厂商带来了一个机会，国产厂商更接地气，就像针对国内某家GPU公司定制的“高密度布线算法”，它解决了特定架构下的绕线难题。那么，现在不少团队实际选择的是，用国产工具开展核心模块验证，搭配国际工具进行顶层集成。

经过这么一番交流探讨，于你而言，置于实际开展的项目里头，最为期望新一代的那个 EDA 工具帮你去化解哪一个确切存在的痛点状况？究竟是要达成让仿真运行得更为快速这一目的，又或者是实现自动对功耗进行优化这一事项？热烈欢迎在评论区域留下你的言论展开交流互动，要是感觉这篇文章具备一定的效用价值，可千万不要忘记去点赞并且分享给身旁从事工程师工作的朋友。

在电子产品开发里头，PCB设计属于关键的环节，其能对产品的性能，稳定性以及成本产生直接影响。一块不错的PCB板，它不单单是电路元件的承载之物，更是电路性能得以实现的保障所在。接下来，我会依据实际设计期间的常见问题，从几个关键的方面去讲讲怎样把PCB设计做好。

PCB设计如何避免信号干扰

高速PCB设计里，信号干扰是最令人头疼不已的问题，若要避开它，首先需在布局布线方面去下功夫。在此，我往往建议把模拟电路与数字电路进行分区布局 ，使得高速信号与时钟信号远离那些敏感的信号线。布线之际 对于多层板而言，尽可能缩短那关键信号线的长度 ，并且在其周围铺设地铜箔以此形成保护。合理规划层叠结构是非常关键重要的 ，就好像将信号层紧邻地层 ，能够有效削减信号的回流路径面积 ，进而降低电磁辐射以及串扰。除此之外，于关键的信号线上，串联起起着阻尼作用的电阻，这样做同样能够有效地抑制信号出现反射以及过冲的情况。

PCB布局的要点有哪些

第一步是 PCB 设计里的布局，有着良好布局能让后续布线达成事半功倍之效。我的经验是，先把包括连接器、CPU、电源等众多核心元件的位置给确定妥当，接着依据信号的流向，将那些功能有所关联的电路模块在靠近的地方放置。比如说，电源部分得靠近输入端，去耦电容绝对要紧紧地挨着芯片的电源引脚。与此同时，要全力充分考虑散热这一方面，那些发热量大的元件得分散开来，在必要的情况下加装散热器或者借助覆铜实现散热。布局期间还要为后续的布线留出相应空间，防止因布局过度拥挤致使布线遭遇困难或者性能出现下降。

PCB怎么控制生产成本

设计师在进行设计之际就需把生产成本列入考虑范畴当中，这乃是身为工程师所应当具备的务实思维体现。第一点，对于板材的挑选方面很关键，FR – 4板材能够满足绝大多数常规需求，所以没必要去盲目地追求高频高速板材;第二点，应当尽可能地去采用标准的板厚以及铜厚，因为特殊的加工要求会使得成本上升;在工艺流程上，线宽线距、过孔大小都需要遵循制造商之标准生产技术能力，设计的精细程度越高进而良率就越低，成本自然而然地就有所上升。就连拼版也是一种可行办法，把小尺寸的板子拼凑在一起进行生产，能够有效地增进板材利用率，进而降低单板成本。

PCB设计走线要注意什么

PCB设计里，走线属于精细活。电源线，地线需保证有足够线宽承载电流，一般起码1mm线宽对应1A电流。信号线，特别是时钟、总线等高速线，要防止出现直角或锐角走线，因这会引发信号反射及EMI问题，推荐沿用45度角或圆弧走线。差分信号线得确保等长、等距且紧耦合走线。此外，不同层信号线尽量别平行走线，以此减少层间串扰。关键的时钟线或复位线，最好用地线包围住，为其给予屏蔽。

在哪类问题是你于PCB设计进程当中碰到之最频繁的呢，欢迎于评论区域分享你的经历，要是觉着本篇文章具有益处，可别忘记点赞以及分享给更多的同行业友人哦！

初涉3D建模领域的新手极易在最终的步骤这一环节遭遇阻碍，具体而言，当模型已然完成塑造之后，却对如何将其导入至游戏引擎或者3D打印机的切片软件之中毫无头绪。就在今天，我要把自身曾经经历过的那些挫折与失误进行一番梳理整合，进而探讨一下有关3D模型导入方面最为核心且关键的注意要点。

为什么我的模型导入后是破的

新手最常碰见致使的问题绝对是这个。建模软件里模型看着完美无缺，导入别的软件就会出现破面、缺面的情况，甚至完全消失不见。通常致使这种情况的原因是模型有反法线，简单来讲就是面的朝向相反了。普遍存在的另一个造成这种情况的原因是模型没有“封闭”，存在开放边，这在3D打印领域是极其致命的。导入之前务必要检查法线方向，并且使用软件的“焊接”或“合并顶点”功能清理多余的顶点。

哪个导出格式最稳定

如果格式选择不正确，那后续所有努力都会付诸东流。不同软件对于格式的支持程度存在极大差异。倘若你打算制作游戏，那么FBX乃是通用标准，它几乎能够支持所有引擎，而且还能够保留动画以及骨骼。要是用于3D打印，STL绝对是首选，因为它仅仅记录模型的几何表面信息，简洁且干净。要是仅仅是在不同建模软件之间来回切换，比方说从Maya切换至ZBrush，OBJ格式的兼容性最佳，不容易出现错误。

材质贴图不见了怎么办

怀揣着满心期待，将带有贴图的模型导入到新的软件之中，然而呈现出来的却是一片灰暗之色，这实在是太令人崩溃不已了。之所以会出现这种状况，关键乃是由于贴图路径方面出了差错。当进行导出FBX或者OBJ操作的时候，务必要记着勾选“嵌入媒体”或者“复制贴图”这样的选项，如此一来软件就会把贴图跟模型整合打包到一块。要是不存在这个选项的话，那就得手动把贴图文件复制到跟新软件工程相一致的文件夹内，随后在新软件里再度去指定贴图路径。

导入游戏引擎需要注意什么

将模型放入Unity或者虚幻引擎之中，让人最为烦恼头疼的便是比例以及坐标，建模软件里的1米，到了引擎里或许会变成1厘米，建议在进行建模的时候就以现实世界的尺度当作标准，比如说构建一个人物模型，其高度就设定为1.8米，同时要留意坐标轴的朝向，游戏引擎一般情况下Y轴是向上的方向，如果建模软件是Z轴向上，在导入的时候要记得旋转-90度，不然人物就是躺着的。

模型面数太多导致卡顿怎么办

面数多达上千万个的高精度雕刻模型，一旦直接导入任意实时渲染软件，便会出现卡死状况。在这个时候，拓扑操作以及减面处理必定得开展。能够先运用建模软件配备的减面修改器，把面数降低至合理范畴，与此同时尽力维持形状外观不变。对于游戏模型而言，或许需要重新进行拓扑，凭借最少数量面对最佳轮廓予以勾勒，之后再把高模的细节借助法线贴图“烘焙”至低模之上。

于你而言，在3D模型导入期间碰到的极其令人头疼的那个东西是什么，究竟是贴图无故丢失这种状况还是模型出现破面这种情形，诚挚欢迎于评论区域分享你的那段经历，咱们一块儿展开交流从而予以解决，要是感觉其具备一定用处可千万不要忘记点个赞而后分享给更多数量的朋友。