在PCB Layout里，跨分割属于那种每天都极有可能踩到的坑。具体来讲，就是信号的回流路径，被电源或者地平面上存在的缝隙、挖空区域给切断了，从而致使回流电流不得不绕着远路来走。这样一来，就会直接造成回路电感增加、EMI加剧以及信号质量降低的情况。好多人都晓得要避开跨分割，然而在实际的项目当中，由于叠层有限、结构受限，怎样去判断、怎样进行处理实际上才是真正的难点所在。
跨分割怎么判断
不要仅仅只去盯着走线层，而是要去看参考平面。于Allegro或者PADS之中将叠层设置打开，把你所走的信号线相对应的参考层给调出来，瞧瞧线投影下去的位置是不是完整的铜皮。最为笨拙却也最为稳妥的办法：开启电源地层的etching现象，把信号线进行高亮处理，用肉眼扫描一遍。差分对、高速时钟、复位信号这些情况，务必要确定正下方是实心铜皮，不可以存在任何缝隙。当叠层不对称之际，同样要看看隔层参考的那个平面是否是完整的。
哪些信号最怕跨分割
时钟，复位，DDR 数据线，高速差分对，这些属于重灾区。时钟一旦跨分割，沿抖动随即出现，辐射紧接着产生，近场探头一扫便能检测到。复位一旦跨分割，沿抖动即刻出现，辐射马上产生，近场探头一扫就能检测到。DDR 走线倘若跨越电源层分割，读写时序立刻出现问题，仿真能看出眼图塌掉。模拟信号同样不容乐观，像 ADC 的输入，跨分割将会把电源噪声耦合进去，SNR 掉几个 dB 属于常态。低速 GPIO 反而问题较小，没必要完全卡死。
实在避不开怎么办
多数情形下，板子的叠层数量较少，BGA出线极为密集，而结构件又将板框切割得弯弯曲曲，致使跨分割根本无法完全避开。在这种状况下，要么添加缝合电容，于信号跨分割的位置周边，在表层放置0402或0201的电容，使其跨接在分割的两侧，从而为回流提供一条高频路径。电容选取0.1uF搭配100pF并接，以便让频率覆盖范围更广一些。要么进行换层操作，在跨分割点即将到来之前打孔，转换到完整的平面层，不过代价是多了一个过孔，但相比硬着跨过去要好得多。实在没办法了还能割线绕开，别跟阻抗较劲。
最令你头疼的那种跨分割情形是怎样的呀，你碰到过吗？最终是以何种方式结束的呢？欢迎在评论区域交流交流，要是觉着有帮助那么就点个赞，再转给身旁从事画板相关的哥们儿。
发表回复